2002/34 - 11.9.2002
2002/34 - 11.9.2002 |
Vektorový generátor | Obsah |
|---|
Doc. Ing. Michal Horevaj, CSc.
Katedra radioelektroniky, Technická 2, ČVUT-FEL v Praze
e-mail: horevaj@feld.cvut.cz
Ing. Rostislav Krámský
e-mail: kramsky@mybox.cz
V příspěvku je obsažen návrh a popis jednoduchého generátoru vektorových složek I a Q pro digitální modulaci. Generátor obsahuje vnitřní zdroj hodinového kmitočtu nastavitelný v rozsahu 0,6 Hz až 10 MHz, datový generátor obsahující 15 typů pevně definovaných posloupností včetně pseudonáhodných posloupností (PRBS), dále umožňuje generovat uživatelem definované posloupnosti v rozsahu až do 256 symbolů při šířce datového toku 1 až8 bitů. Hodnoty vektorových složek I-Q lze nastavit tabelárně nebo přímo na obrazovce PC. Výstup I-Q složek je v digitálním formátu a v signálu NRZ.
Úvod.
Podnětem k návrhu a realizaci popisovaného vektorového generátoru modulačních složek I-Q je skutečnost, že řada profesionálních generátorů digitálních signálů, jako například typy ESG-DP-E 4437 a ESG-D-E 4430 výrobce Agilent [http://www.agilent.com] nebo SMIQ-Vector Signal Generator a SFQ-TV Test Transmitter výrobce Rohde&Schwarz [http://www.rsd.de] neumožňuje generovat všechny typy kvadraturních modulací. Typickým příkladem je televizní testovací generátor SFQ, obsahující modulace QPSK, 16QAM a 64QAM pro DVB-T, dále kodér pro modulace 16, 32, 64, 128, a 256QAM pro testovací signály DVB-C a kodér pro satelitní DVB-S s modulací QPSK. Pro rozšíření modulačních funkcí jsou generátory zpravidla opatřeny vstupy složek I a Q pro externí modulační zdroj, avšak univerzální kodér není levnou záležitostí. Špičkovým výrobkem této kategorie je I/Q modulační generátor AMIQ výrobce Rohde&Schwarz se simulačním programovým vybavením WinIQSIM. Zde popisovaný generátor může v mnoha případech nahradit externí modulační zdroj poskytující I/Q složky pro standardní i nestandardní formy kvadraturních modulací.
Stručně o kvadraturních modulacích.
Většinu modulačních metod, používaných v digitálních komunikacích, lze realizovat pomocí ortogonálních (vektorových) IQ modulátorů založených na skutečnosti, že libovolný vf signál o konstantní úhlové frekvenci wc a o libovolně časově proměnné fázi j (t) i amplitudě A(t) je možné zobrazit v komplexní rovině jako fázor složený ze dvou kvadraturních složek I(t) (In-phase) a Q(t) (Quadrature-phase) se stejnými frekvencemi a se vzájemnou fází 90° (obr. 1). Každému amplitudově fázovému stavu dané modulace odpovídá určitá velikost těchto složek. Ovlivňování nosné vlny pouze v rámci dvou diskrétních stavů se označuje pojmem klíčování.
Může být amplitudové - ASK (v praxi se nepoužívá), frekvenční - FSK nebo fázové - PSK (obr. 2). Častěji se používají modulace vícestavové, např. fázové klíčování s proměnnou amplitudou M-QAM nebo současné klíčování amplitudy a fáze nosné vlny M-APSK. Podrobnosti najde čtenář v literatuře [3], [4].
V nejjednodušší modulaci BPSK (binary phase shift keying) je modulačním signálem posloupnost pravoúhlých impulsů, kde jedničce odpovídá například amplituda 1V a logické 0 amplituda -1V. Tímto signálem základního pásma je klíčován harmonický signál vf pásma, nejčastěji na mezifrekvenčním kmitočtu. Při změně modulačního signálu z logické jedničky na nulu se změní fáze nosné vlny o 180° . V rovině I a Q je tento případ nakreslen na (obr. 3a). Toto zobrazení je známo jako konstelační diagram [4] a zobrazuje koncové body fázoru v okamžiku vzorkování. Na polohu a velikost fázoru má vliv celá řada faktorů, zejména aditivní šum, mnohocestné šíření, intersymbolová interference, fázový šum oscilátorů, fázový neklid digitálních obvodů (jitter) [5] a podobně. Pokud je přijatý (změřený) symbol v pravé polorovině signálového prostoru, to je v intervalu p /2 až -p /2, dokážeme jej identifikovat správně jako logickou 0 (obr. 3a). Pokud je mimo tento interval, identifikujeme jej jako logickou jedničku a tudíž chybný signál. Zobecníme-li tento fakt, pak pro M-stavovou modulaci PSK je signálový prostor pro každý symbol ohraničen výsečí s úhlem ê a ê < p /M (obr. 3b).
Počet chybně přijatých nebo změřených signálů (chybovost BER) [5] je definována jako poměr počtu chybně přijatých symbolů k celkovému počtu přijatých symbolů a je závislá na rušivých vlivech. Z hlediska vyhodnocení správnosti přijatého signálu je systém klíčování s minimálním počtem fázových a amplitudových změn optimální. Nové, složitější modulační systémy (obr. 4) se používají kvůli efektivnějšímu využití komunikačního kanálu a zvýšení bitové rychlosti.
Při měření modulačních parametrů zjišťujeme odchylky výše uvedených veličin (amplitudy a fáze) v přijatém (měřeném) signálu od ideálního stavu, který je charakteristický pro tu kterou modulaci a může být určen výpočtem. Porovnání modulačních principů z hlediska počtu amplitudových a fázových změn a počtů stavů je nakresleno na obrázku 6b.
Generátor testovacích posloupností
Generátor testovacích signálů pro digitální komunikační systémy (DKS) [2] zpravidla sdružuje funkce klasického vf generátoru, jako jsou základní analogové modulace (AM, FM, PM) a funkce související s testováním DKS. Příklad podobného profesionálního generátoru je na obrázku 5.
Základní funkce klasického vf generátoru jsou zde sdruženy v bloku RF generátor. Ostatní bloky jsou typické pro moderní testovací generátory digitální komunikační techniky (například generátor R&S typ SMIQ). Především je zde blok programovatelného datového generátoru (DG), umožňující v souladu s doporučenými standardy simulovat datový tok pro různé přenosové rychlosti a různé datové posloupnosti. Je určen především k testování chybovosti a jitteru. Dále následuje blok kodéru (Modulation Mapping), jehož funkcí je vytvořit ze sériové posloupnosti dat vhodné NRZ (non return to zero) signály, odpovídající co do amplitudy i časového sledu požadavkům na určitý typ kvadraturní modulace (FSK, PSK, QAM). Signálový tok za tímto blokem je rozdělen do dvou složek, synfázní označené symbolem I (angl. IN-phase) a kvadraturní Q (Quadrature). Následující blok filtrů upravuje spektrum signálů. Před filtrací sleduje obálka výkonového spektra funkci [(sinx)/x]2 a zabírá tudíž nekonečně široké frekvenční pásmo. Filtry toto pásmo redukují podle doporučení příslušného standardu. Dalším blokem typickým jen pro generátor R&S SMIQ je fading simulátor. Následuje kvadraturní modulátor, ve kterém se obdobně jako u analogových modulací ovlivňuje nosná frekvence modulačními složkami I a Q. Komplexní obálka RF signálu ve frekvenčním pásmu stovek kHz až jednotek GHz nese informaci o výstupních datech DG.
1.1. Generátor pseudonáhodné posloupnosti
Při testovaní digitálních systémů je vstupní zdrojový datový tok simulován testovací posloupností (Test Pattern-TP). Většinou jde o pseudonáhodnou binární posloupnost (Pseudo Random Binary Sequence-PRBS) nebo o posloupnost uživatelem předem definovaných speciálních binárních slov (Stress Pattern-SP), které prověří standardní i extrémní stavy měřeného systému.
Od testovací posloupnosti se očekává, že plně nahradí standardní datový tok, který generuje zdroj zpráv a jehož obsah je po stránce informační neznámý. Těmto požadavkům nejlépe vyhoví plně náhodná posloupnost. Takovou posloupnost však nelze použít k detekci chyb, protože na straně detektoru nemáme vzhledem k její úplné náhodnosti k dispozici její správnou referenční hodnotu, se kterou bychom porovnali přijatý, přenosem ovlivněný signál. Řešení tohoto problému spočívá v použití pseudonáhodné posloupnosti (PRBS), jež je generována podle přesně daného algoritmu a lze ji proto na straně detektoru generovat stejným způsobem jako ve vysílací části. Tím získáme požadovanou, chybami přenosu neovlivněnou referenci, kterou použijeme k detekci chyb na straně přijímače. Způsob generování PRBS je zvolen tak, aby se statistickými parametry blížila parametrům plně náhodné posloupnosti a nahradila ji. Podle způsobu měření a použité diskrétní modulační techniky poskytují generátory výstupní data nejenom v jednobitové sériové formě, ale i v paralelní formě o různém počtu bitů.
Pseudonáhodné posloupnosti lze charakterizovat několika parametry:
Na obr. 6a je nakresleno ideální spektrum do nuly se nevracející (non return to zero) pseudonáhodné posloupnosti, kde je vyznačena vzdálenost spektrálních čar pro danou bitovou rychlost fb a délku posloupnosti n. Z obrázku je zřejmé, že čím je větší délka posloupnosti, tím je vzdálenost spektrálních čar menší a výsledné spektrum je pro danou bitovou rychlost fb užší. Pro simulování reálného datového toku o velkých rychlostech se proto používají PRBS s délkou až 231-1.
PRBS jsou pro testování digitálních komunikačních systémů standardizovány podle CCITT (doporučení O.151, O.152 a O.153). Některé z nejčastěji používaných posloupností jsou uvedeny v tabulce 1.
Uvedené polynomy popisují nejčastěji zvolený typ sekvenčního obvodu pro generování dané PRBS s využitím sériové kaskády paměťových členů (např. klopných obvodů typu D) se zpětnou vazbou, zapojených podle tab.1,A,B,C. Vlastnosti PRBS závisí na způsobu zapojení zpětné vazby a tedy na tom, které signály výstupních buněk posuvného registru sečteme. Lze takto docílit maximální délky (periody) posloupnosti (lineární posloupnost maximální délky).
Dalším požadavkem na datový generátor je vytvoření vhodného datového řetězce, ve kterém jsou kromě datových posloupností příznakové bity, okrajové bity (T-tail bits), simulační sekvence bitů (TS-training seqence) a několik bitů vyplňujících ochrannou dobu (G-guard time) na konci řetězce. Struktura takto vzniklého řetězce je rozdílná pro různé standardy. Generátor R&S typ SMIQ má takto pevně stanovené řetězce pro standardy GSM, NADC, PDC, PHS a CDMA IS95. Je zřejmé, že i v rámci standardu je možné kvůli experimentu některé parametry měnit, například bitovou rychlost, typ filtru nebo nosnou frekvenci.
V popisovaném vektorovém generátoru je zdroj testovacích posloupností řešen pomocí programovatelného obvodu PLD (Programable Logic Device) PZ5032 (Philips). Programovatelné logické obvody jsou integrované obvody, které mohou implementovat logickou funkci podle konkrétního požadavku a tak jeden obvod může nahradit několik (nebo i desítky až stovky) diskrétních logických součástek. Obvody tohoto typu je možné vymazat a znovu přeprogramovat. Program je v obvodech uložen v paměti FLASH a jeho trvanlivost zaručuje výrobce po dobu dvaceti let. Kromě základních testovacích signálů obsahuje generátor standardní posloupnosti podle tabulky 1.
Uživatelem definované posloupnosti. Program dovoluje definovat vlastní posloupnost dat dlouhou až 256 symbolů o šířce 1 až 8 bitů. Posloupnost se může zadávat pomocí klávesnice, výběrem odpovídajícího symbolu myší ze stavového diagramu, importovat z textového souboru nebo pomocí schránky třeba z EXCELu. Lze zvolit, má-li být posloupnost vyslána pouze jednou nebo cyklicky opakována.
1.2. Vektorový generátor
Navržený přístroj realizuje část přenosového řetězce kvadraturního modulátoru od vstupu číslicových dat až po výstup analogových složek I a Q. Součástí přístroje je generátor hodinového signálu a generátor testovacích posloupností pro ověřování vlastností kvadraturních modulací.
Generátor kmitočtu 0,6 Hz až 10 MHz. Jako zdroj hodin lze zvolit buď vnější zdroj 0 až 10 MHz nebo vnitřní generátor 0,6 Hz až 10 MHz. Přepínání zdroje hodin a nastavení kmitočtu vnitřního generátoru se provádí přes obrazovku počítače. Vnější vstup i výstup hodin je na úrovni TTL.
Zdroj testovacích signálů. V generátoru lze nastavit 15 typů pevně definovaných posloupností včetně pseudonáhodných (PRBS), dále uživatelem definovanou posloupnost o délce maximálně 256 symbolů a vnější zdroj dat s úrovněmi TTL. U všech třech typů testovacích signálů lze zadat šířku datového toku 1 až 8 bitů.
Posloupnost je se může zadávat pomocí klávesnice, výběrem odpovídajícího symbolu myší ze stavového diagramu, importovat z textového souboru nebo pomocí schránky třeba z EXCELu. Může se zvolit, má-li být posloupnost vyslána pouze jednou nebo cyklicky opakována.
Tabulky modulačních složek I a Q. Tyto tabulky převádějí vstupní data v číslicové formě (kódové skupiny) na amplitudy složek I a Q (souřadnice ve stavovém diagramu), které jsou také v číslicové formě. Šířka toku dat se může zvolit v rozmezí 1 až 8 bitů.
D/A převodník. Digitálně-analogový převodník převádí amplitudy složek I a Q v číslicové formě na analogové signály -1V..+1V. Tyto dva signály jsou společně s výstupem hodin konečným produktem zpracování signálu v v popisovaném přístroji.
1.2.1. Blokové schéma generátoru
Procesor AT89C52. Na straně přístroje zajišťuje komunikaci a další funkce jednočipový mikropočítač AT89C52 od firmy ATMEL. Tento procesor je kompatibilní s procesory řady xx51 a má celosvětově širokou podporu, takže jsou k němu dostupné programy a literatura (http://www.atmel.com).
Uvedení procesoru do výchozího stavu zajišťuje obvod typu WATCHDOG, který hlídá pokles napájecího napětí a přerušení signálu, generovaného procesorem.
PLD obvod PZ5128. Dalším použitým prvkem je programovatelný logický obvod (PLD = Programmable Logic Device) PZ5128 od firmy PHILIPS. V přístroji zastává mnoho důležitých funkcí jako je generátor pseudonáhodných posloupností, dělička kmitočtu, multiplexery, různé registry, čítače a třístavové buffery pro připojení vnějších pamětí RAM. Jeho výhodou je to, že nahradí mnoho diskrétních součástek, čímž je dosaženo menších rozměrů přístroje, zjednoduší se zapojení a je omezena elektromagnetické interference. Další podstatnou výhodou je malé zpoždění vstup - výstup, které je asi 10 ns. Při použití klasických obvodů, zapojených v kaskádě, by přístroj vlivem poměrně velkého zpoždění pracoval v menším frekvenčním pásmu. Tento obvod může pracovat s hodinovým kmitočtem až okolo 80 MHz, s úrovněmi TTL 5V.
Pro programování obvodu je vyvedeno standardní rozhraní JTAG. Funkci obvodu lze tímto způsobem jednoduše za provozu měnit. Jak pro tvorbu programu, tak i pro programování byl použit software od výrobce (http://www.xilinx.com.).
RAM paměti. V zapojení je použito tří rychlých RAM pamětí s přístupovou dobou 15 ns. Dvou jako I-tabulky a Q-tabulky, ve třetí jsou uložena data uživatelem definovaných posloupností.
Oscilátor. Zdroj vnitřního kmitočtu je realizován multivibrátorem v jednoduchém zapojení s jedním hradlem (invertorem) 74HC14. Kmitočet je přelaďován varicapem v poměru 1:2 v rozsahu 5 až 10 MHz. Stabilitu kmitočtu zajišťuje obvod fázového závěsu SAA1057, který je řízen procesorem po třívodičové sériové sběrnici.
D/A převodníky. D/A převod obstarávají dva 10 bitové převodníky AD9760 s maximálním vzorkovacím kmitočtem 100 MSPS. V tomto zapojení je využito pouze osm bitů. Výstupní unipolární signál je převeden na bipolární operačními zesilovači AD8042.
LCD displej. Přístroj je vybaven podsvětleným LCD displejem, který ukazuje některé stavové informace.
2. Elektrické zapojení přístroje.
2.1. Procesorové obvody
V této kapitole je podrobně popsána konstrukce přístroje a jeho elektrické zapojení. Procesor je zapojen standardním způsobem s krystalem 22 MHz. Brána P0 se používá jako třístavový výstup, proto nemá vnitřní zvyšovací odpory. Tlačítka TL0 až TL3 propojují jednotlivé vstupy na zem. Paměť EEPROM je k procesoru připojena po dvojvodičové sběrnici I2C. V přístroji tato paměť není osazena. Kdykoliv lze paměť osadit a po dopsání programu pro její obsluhu začít používat. Obvod pro hlídání činnosti procesoru U3 je typu LTC1232. Tento obvod vyrábějí pod vlastním označením i jiní výrobci, například MAX1232 od MAXIMa. Obvod generuje signál PESET pro procesor jestliže dojde k poklesu napájecího napětí o 5 nebo 10 % nebo po stanovenou dobu nedojde ke změně stavu na vývodu ST. Reset je generován i po stisku tlačítka S1.
LCD displej U20 je zapojen standardním způsobem. Je provozován v čtyřbitovém módu. Mód lze komunikačním protokolem nastavit na používání čtyřbitové nebo osmibitové datové sběrnice. Proměnným rezistorem R29 lze nastavit kontrast displeje. Budič sběrnice RS232 U6 je opět zapojen standardním způsobem. Buffer pro vstup vnějších dat U10 odděluje vnější prostředí od citlivých vnitřních sběrnic. Rezistory R6 zajišťují v klidu logickou jedničku. To má tu výhodu, že je možné vstupní data simulovat zkratováním příslušného vstupu na zem třeba tlačítkem bez použití vnějšího zdroje napětí, který by zajišťoval logickou jedničku. Invertor U11A odděluje externí zdroj hodin.
Podobné vlastnosti jako buffer pro oddělení vstupních dat mají i buffery U12 a U13. Invertory U11B a U11C oddělují výstup hodinového signálu. Propojkou X13 je možné zvolit aktivní hranu výstupního hodinového signálu jako vzestupnou nebo sestupnou. Implicitně je nastavena hrana vzestupná. Schéma zapojení je na obrázku 9.
2.2. Obvody A/D převodníku
Převod složek I a Q z digitální na analogovou formu obstarávají dva převodníky ADT960 od firmy Analog Devices. V zapojení je použit 10 bitový převodník, avšak svými parametry by 8mi bitový převodník též vyhověl. Oba kanály jsou zapojeny shodně, až na malou výjimku vstupu REFIO. Tímto zapojením je dosaženo toho, že jeden vývod REFIO pracuje jako zdroj referenčního napětí a druhý jako vstup reference. To má význam pro snížení rozdílu v teplotní závislosti u obou kanálů. Převodníky pracují v asymetrickém režimu. Mají dva komplementární proudové výstupy IOUTA a IOUTB. Rezistory R12 a R13 slouží k převodu na napětí. Vzniklý rozdíl napětí je zesílen a symetrizován rychlým operačním zesilovačem AD8042. Nastavením hodnoty rezistoru R19 se může zlepšit přizpůsobení k vedení. Symetrii zapojení (plný rozsah kladný i záporný) je možné ovlivnit změnou rezistorů R12, R13, R15, R16, R17 a R18. Výstup je kalibrován tak, aby při vstupní hodnotě D9..D2 = 128d bylo výstupní napětí 0V, při 28d -1V a při 228 +1V. Jednomu bitu odpovídá napěťový krok 0,01 V. Obvodové zapojení je na obrázku 10.
2.3. Obvody časové základny
Interní generátor hodin 0,6 Hz až 10 MHz je řešen jako multivibrátor přelaďovaný v poměru 1:2, to je 5 až 10 Mz, následovaný programovatelnou děličkou. Dělička má 21 stupňů a je integrována v programovatelném obvodu PLD.
Multivibrátor je tvořen jediným invertorem U11E s jedním rezistorem a jedním kondenzátorem. Toto zapojení je velmi jednoduché a spolehlivé. Astabilitu zajišťuje hysterezní obvod, integrovaný na vstupu hradla. Na místě kapacity je v zapojení použit varicap D1 společně s kapacitním trimrem C24. Invertor U11D odděluje multivibrátor od dalších obvodů. Pro naladění požadovaného kmitočtu a zajištění jeho stability je použit integrovaný obvod fázového závěsu U4 typu SAA1057. Zapojení je doplněné LC článkem L2 / C25 pro zlepšení filtrace napájecího napětí. Vývody DLEN, CLB a DATA slouží k nastavování parametrů obvodu procesorem. VCC3 je vstup ladicího napětí. Aby bylo dosaženo většího přeladění, není tento vstup připojen na stabilizované napětí +5V (což je přípustné), ale na vyšší napětí ještě před stabilizátorem. Napětí na varicapu se sčítá s napětím přivedeným na X14. Tím je dosaženo rozmítání kmitočtu pro simulaci jitteru. Podrobné schéma je na obrázku 11.
2.4. Obvody PLD a RAM
V zapojení je použito tří pamětí RAM. U8 obsahuje data I-tabulky, U9 data Q-tabulky a v U7 jsou data uživatelem definované posloupnosti. Není využita celá jejich kapacita, nepoužité adresové vodiče jsou připojeny na zem. Činnost pamětí je plně řízena obvodem PLD.
PLD obvod je opět zapojen standardním způsobem. Signály Mode0 a Mode1 jsou vstupy pro určení módu obvodu, CLKIN je vstup externích hodin, CLKOUT je výstup hodin, PLLCLK je vstup hodin 5 - 10 MHz od interního generátoru, STOP zastaví PLD. TCK, TMS, TDI a TDO jsou vývody pro sběrnici JTAG, používanou pro programování obvodu. RD a WR jsou vstupy pro čtení a zápis od procesoru, XWR a XRD jsou výstupy pro nastavení režimu RAM pamětí. A je datová sběrnice paměti dat, kde se přepíná i vstup externích dat, D je datová sběrnice procesoru, F je společná adresová sběrnice pro I a Q tabulku. B je datová sběrnice I tabulky, kudy se čtou i data do A/D převodníku, C je datová sběrnice I tabulky, kudy se čtou i data do A/D převodníku, E je adresová sběrnice tabulky dat. Elektrické schéma je na obrázku 12.
2.5. Programové vybavení
Komunikace mezi procesorem a počítačem PC probíhá po sériové lince RS232 rychlostí 57600 b/s s parametry přenosu: 8 datových bitů bez parity, 1 stop bit. Komunikace je rozdělena na tři části: navázání spojení, udržování spojení a přenos zprávy.
Program pro PC tvoří uživatelské rozhraní, je napsán v jazyce DELPHI 4.0. Součástí programu je formulář s rozmístěnými grafickými objekty a program v textovém tvaru pro jejich obsluhu.
PLD obvod PZ5128 je klíčovým prvkem, pomocí kterého bylo dosaženo vysokých bitových rychlostí. Obvod je programovatelný po sériové sběrnici JTAG.
2.6. Konstrukce přístroje
Vektorový generátor, jehož popis byl uveden je jednoduchý a levný doplněk ke generátorům signálů, jenž mají standardní vstupy pro externí signály I a Q. Generátor pracuje v součinnosti s počítačem, který umožňuje nastavení všech parametrů. Generátor je konstruován do plastové skříňky s minimem ovládacích prvků na předním i zadním panelu (obr. 13). Rozložení součástek ilustruje obrázek 14.
Literatura:
[1] Krámský, R.: Zdroj testovacích signálů. Diplomová práce ČVUT-FEL, 2001.